华为Mate90系列预计搭载创新技术芯片
根据《科创板日报》的报道，华为即将在秋季推出的Mate90系列手机预计会搭载一款基于韬(τ)定律的新麒麟芯片。
华为在今年5月宣布了韬(τ)定律，旨在通过系统性减少时间常数τ来指导半导体产业的发展。该技术运用逻辑折叠(LogicFolding)等方法，减少芯片内部信号传输延迟，提高晶体管密度，推动半导体和电子系统的持续进步。
即将在2026年秋季推出的新麒麟芯片将首次采用逻辑折叠技术，性能将有显著提升。中国科学院科技论文预发布平台ChinaXiv显示，华为技术有限公司的何庭波在7月3日发布了《面向多层级电子系统的时间缩微理论》V2版，该论文在原有基础上补充了工程细节和量化数据，进一步发展了以时间常数τ为核心的后摩尔时代缩放理论。
根据论文中的数据，与2025年的麒麟9030 Pro相比，麒麟2026通过LogicFolding技术将晶体管密度从155MTr/mm²提升至238MTr/mm²，提升了约53.5%，这一增长在传统的几何缩放下需要三年时间才能实现。麒麟2026的处理器主频提升了13%至3.1GHz，SRAM工作频率提升了超过40%，同时时钟缓冲器数量减少了超过50%，时钟偏移降低了25%，线长缩短了约30%。
何庭波在论文中提到，未来十年，逻辑折叠技术将从局部关键路径折叠发展为全面的多层级折叠，预计每个封装内将集成更多有源层。这一发展将由低温混合键合技术和硅通孔（TSV）着陆点下移推动，预计释放超过30%的高层布线资源。从2026年到2035年，晶体管密度预计将达到400MTr/mm²甚至更高。
逻辑折叠技术还将使麒麟芯片大幅提升CPU核心频率，并为未来4GHz及以上频率的实现铺平道路。
论文指出，AI芯片昇腾990预计在2030年引入LogicFolding技术。到2035年，硬件集成度预计将增加超过100倍，时间常数τ的缩减将在堆栈的每一层上分布开来。
尽管热管理是LogicFolding架构中的关键挑战，但华为已经采用了热感知分区和布局规划策略，以有意识地避免折叠高功耗电路，防止高功耗子系统的空间相邻。
何庭波强调，将τ缩放（韬定律）描述为一个已完成的系统是具有误导性的。目前仍存在包括工具链和方法论、晶圆间工艺变化和垂直互连开销等未解决的实质性问题。
近年来，面对摩尔定律面临的物理极限和经济效益挑战，华为提出的韬(τ)定律提供了一条新的可持续演进路线，满足计算性能需求。韬(τ)定律所涉及的“逻辑折叠(LogicFolding)”等技术，构建了多层级体系，优化信号传输和处理的时间，提升芯片性能和能效。
据何庭波透露，华为已基于韬(τ)定律设计并量产了381款芯片，服务于多个市场。